Logický analyzátor pomáhá ukázat, jak se digitální signály v čase mění a jak různé řádky spolupracují. Usnadňuje to sledování načasování, aktivity protokolu a komunikačních problémů. Tento článek vysvětluje, jak logický analyzátor funguje, jak jej nastavit, jak zachytávat a studovat signály a jak používat jeho nástroje pro jasnou a detailní analýzu.
Přehled logického analyzátoru
Logický analyzátor zachytává rychlé digitální signály a ukazuje, jak se v čase mění napříč mnoha kanály. Namísto zobrazování analogových vlnových průběhu jako osciloskop se zaměřuje na digitální časování, dekódování protokolů a chování více signálových linií pracujících společně. To jej činí užitečnou pro kontrolu mikrokontrolérů, vestavěných systémů, komunikačních sběrnic, FPGA a vícedeskových systémů.
Moderní logické analyzátory prezentují data prostřednictvím časovacích diagramů, paketových pohledů, stavových pohledů a seznamů událostí. Tyto nástroje usnadňují identifikaci časových problémů, problémů se synchronizací, chyb protokolů a logických konfliktů, které osciloskop nemůže odhalit.
S tímto na paměti je dalším krokem naučit se, jak logický analyzátor přechází od spojení k finální kontrolě signálu.
Workflow logického analyzátoru
Krok 1 - Připojit se
Tento krok je o správném připevnění sond. Měly by být umístěny na čisté, stabilní návěstidlové body a krátké zemní vodiče pomáhají udržet hodnoty čisté. Úroveň napětí analyzátoru musí odpovídat úrovni signálu, například 1,2V, 1,8V, 3,3V nebo 5V. Sondové vodiče by měly být také odděleny od spínacích vodičů, aby se předešlo šumu.
Krok 2 - Příprava
Tento krok připravuje analyzátor k zaznamenávání signálů. Kanály lze přejmenovat pro snadnější sledování a zvolit správný režim, časování nebo stav. Vzorkovací frekvence by měla být alespoň o 4× až 10× vyšší než frekvence signálu. Je třeba nastavit spouštěče pro zachycení klíčových událostí a hloubka paměti by měla zahrnovat data před a po spouštěči.
Krok 3 - Zajetí
Během tohoto kroku začíná nahrávání, jakmile je dosaženo spouštěcí podmínky. Předspouštěcí data poskytují užitečný kontext a delší okna pro zachycení usnadňují zobrazení celé digitální aktivity. Podmíněné spouštěče pomáhají zachytit signály, které se objevují jen občas.
Krok 4 - Analyzovat
Tento krok promění zachycená data v jasné informace. Časování lze kontrolovat kurzory a pravítkem a analyzátor dokáže dekódovat protokoly jako I²C, SPI, UART a CAN. Vyhledávací nástroje a záložky usnadňují nalezení základních událostí v datech.
Díky těmto výsledkům je jasnější, které kanály a vzorkovací frekvence fungují nejlépe.
Počet kanálů a výběr vzorkovací frekvence logického analyzátoru
Doporučený počet kanálů
• UART, I²C, SPI: 2–6 kanálů
• Sběrnice MCU: 8–24 kanálů
• Paralelní paměťové systémy: 16–64+ kanálů
• FPGA nebo husté digitální designy: 32–136 kanálů
Výběr vzorkovací frekvence
| Protokol | Typická frekvence | Doporučená vzorkovací frekvence | Účel |
|---|---|---|---|
| UART | 9,6–115 kbps | 1–5 MS/s | Udržuje časovací hrany čisté |
| I²C | 100 kHz–3,4 MHz | 10–20× rychlost autobusu | Ukazuje natažení hodin a změny časování |
| SPI | 1–50 MHz | ≥200 MS/s | Zpracovává rychlé přechody signálu |
| CAN | 500 kbps–1 Mbps | 10–20 MS/s | Udržuje přesné načasování bitů |
| Paralelní sběrnice | Liší se | ≥4× nejvyšší hraniční frekvence | Udržuje časové vztahy v souladu |
Typy spouštěčů v logickém analyzátoru
Edge Trigger
Edge trigger reaguje na stoupající nebo klesající přechody v digitálním signálu. Pomáhá logickému analyzátoru zachytit aktivitu přesně ve chvíli, kdy signál změní stav.
Spouštěč vzoru
Spouštěč vzoru sleduje specifické bitové podmínky napříč více kanály. Umožňuje logickému analyzátoru začít nahrávat, když signál odpovídá nastavenému vzoru.
Sekvenční spoušť
Sekvenční spouštěč následuje po sérii událostí v pořadí. Umožňuje logickému analyzátoru zachytit aktivitu pouze tehdy, když jedna událost nastane za druhou.
Trigger trvání
Spouštěč délky kontroluje, jak dlouho signál zůstává vysoký nebo nízký. Pomáhá logickému analyzátoru detekovat pulzy, které jsou kratší nebo delší, než se očekávalo.
Jakmile spouštěče zachytí správná data, dekódování protokolu pomáhá vysvětlit, co data znamenají.
Dekódování protokolů a analýza na vysoké úrovni v logickém analyzátoru
Dekodéry protokolu poskytují
• Rekonstrukce rámu
• Interpretace adresy a příkazů
• Extrakce dat
• CRC nebo příznaky paritních chyb
• Logy čitelné člověkem
Podporované protokoly
• I²C, SPI
•UART
• CAN, LIN
• USB LS/FS
• 1-vodič, SMBus, I³C
• JTAG, SWD
• Paralelní autobusy
Sondování a uzemnění logického analyzátoru
Efektivní kroky sondování
• Použití krátkých zemních vodičů
• Vyhnout se propojovacím vodičům pro signály nad 5–10 MHz
• Používejte kvalitní sondové klipy
• Udržujte krátké vodiče sondy
• Vyhýbejte se hlučným oblastem, jako jsou spínače regulátorů
Běžné chyby
• Plovoucí plochy
• Dlouhé indukční vodiče
• Volné klipy nebo nepořádné pájecí body
• Špatná polarita kanálů
• Nesprávné sondování diferenciálních signálů
Integrity signálu logického analyzátoru
Efekty načítání sondy
Načítání sondy může změnit tvar digitálního signálu, což způsobí, že logický analyzátor data interpretuje nesprávně. Může zpomalit nárůst a klesání, zaoblení hran, způsobit mizení pulzů, vytvářet falešné přechody a vést k selhání dekódování. Tyto změny ovlivňují, jak signál vypadá a jak dobře ho lze zachytit.
Běžné příznaky
Když je integrita signálu špatná, logický analyzátor může vykazovat problémy, které se na osciloskopu neprojeví. Tyto příznaky zahrnují chyby, které se objevují pouze na analyzátoru, náhodné chyby protokolu, časové neshody a občasné duchové signály. Tyto značky naznačují, že je ovlivněno sondovací uspořádání nebo signální cesta.
Způsoby, jak ověřit problém
• Porovnejte signál s osciloskopem
• Zkrácení sondovacích drátů
• Mírně snížit vzorkovací frekvenci pro odhalení aliasingu
• Sonda blíže ke zdroji signálu
Použití více nástrojů s logickým analyzátorem
Osciloskop
Osciloskop ukazuje tvar signálu, včetně zvonění, šumu a změn napětí. Pomáhá to kontrolovat elektrickou kvalitu toho, co logický analyzátor zachycuje.
Logický analyzátor
Logický analyzátor se zaměřuje na načasování. Ukazuje, kdy se signály mění, jak se kanály navzájem vztahují a zda digitální komunikace zůstává synchronizovaná.
Firmware log 8.3
Logy firmwaru ukazují, co CPU dělá během vykonávání kódu. Pomáhají propojit aktivitu signálu z logického analyzátoru s tím, co se systém snaží udělat.
Výhody kombinování nástrojů
Použití těchto nástrojů dohromady usnadňuje pochopení celého obrazu. Osciloskop ukazuje vlnový průběh, logický analyzátor ukazuje časování a logy firmwaru ukazují chování systému, což pomáhá rychleji najít příčinu.
Pokročilé aplikace logických analyzátorů
Analýza interní sběrnice FPGA
Logický analyzátor pomáhá číst a kontrolovat čas signálů mezi interními FPGA bloky, což ukazuje, jak se data pohybují uvnitř čipu.
DDR a monitorování paralelní paměti
Sleduje rychlé paměťové linky a ukazuje, zda se adresní, datové a řídicí signály během každého paměťového cyklu správně shodují.
Ladění JTAG a SWD
Sleduje digitální vzory na linkách JTAG nebo SWD, takže můžete sledovat resetovací události, instrukční kroky a komunikaci s čipem.
Signály CAN, LIN a FlexRay
Zachycuje signály automobilové sběrnice a rozkládá každý snímek tak, aby bylo jasné načasování a tok dat.
Vícedesková komunikace
Ukazuje, jak si desky navzájem komunikují tím, že nahrávají sdílené digitální linky a kontrolují, zda zprávy dorazí ve správný čas.
Tyto použití často vedou k běžným problémům se signálem, které analyzátory mohou pomoci vyřešit.
Řešení logických analyzátorů pro běžné problémy se signály
| Problém | Co to způsobuje | Oprava logického analyzátoru |
|---|---|---|
| I²C NACK chyby | Špatná adresa zařízení, slabé nebo chybějící pull-upy, nesoulad napětí | Zachyťte START → ADRESU → ACK, zkontrolujte čas nárůstu SCL/SDA, potvrďte hodnoty vyvolání (2,2k–10k) |
| Nesprávné zarovnání bitů SPI | Bitové posuny, špatné nastavení hodin | Zkontrolujte CPOL/CPHA, změřte načasování mezi SCK a MOSI a ujistěte se, že CS zůstává během přenosu nízké |
| Problémy s rámováním nebo paritou UART | Nesoulad rychlost, poklesy signálu, špatné načasování | Sladit rychlost přenosu, zkrátit vzdálenost kabelu, zvýšit stopové bity, zkontrolovat hrany vlnového průběhu |
Specifikace logického analyzátoru, které byste měli znát
| Funkce | Co to znamená | Jednoduché, jasné specifikace |
|---|---|---|
| Kanály | Více kanálů umožňuje logickému analyzátoru sledovat několik digitálních řádků současně. | 16–32 pro mikrokontroléry, 64+ pro větší systémy |
| Vzorkovací frekvence | Vyšší vzorkovací frekvence pomáhá logickému analyzátoru zachytit rychlé hrany bez vynechání detailů. | 200 MS/s pro běžné autobusy, 1 GS/s pro vysokorychlostní tratě |
| Hloubka paměti | Více paměti ukládá delší záznamy, takže signály lze přezkoumávat bez mezer. | 128 MB nebo více |
| Rozsah napětí | Nastavitelné úrovně vstupu udržují analyzátor bezpečný a kompatibilní s různými úrovněmi logiky. | 1,2–5,0 V nastavitelné |
| Dekodéry protokolu | Vestavěné dekodéry převádějí surové signály na čitelná data, což usnadňuje ladění. | Minimálně I²C, SPI a UART |
| Sondy | Dobré sondy snižují zkreslení signálu a udržují průběhy čisté. | Sondy s nízkou kapacitou |
| Software | Užitečné softwarové nástroje zrychlňují a zorganizují kontrolu záznamů. | Podpora vyhledávání, záložek a skriptování |
| Automation API | API umožňují ovládat analyzátor skripty pro opakovatelné testy. | Python nebo přístup k CLI |
Závěr
Logický analyzátor usnadňuje pochopení digitální aktivity tím, že ukazuje časování, tok signálu a detaily protokolu. Při správném sondování, správných vzorkovacích frekvencích a správných spouštěcích nastaveních se zachycená data stávají jasnými a spolehlivými. V kombinaci s dalšími nástroji také pomáhá potvrdit kvalitu signálu a odhalit problémy ovlivňující komunikaci, načasování a chování systému.
Často kladené otázky [FAQ]
Může logický analyzátor měřit analogové napětí?
Ne. Logický analyzátor čte pouze digitální maxima a minusa. Nemůže zobrazit úrovně napětí ani tvar vlny.
Co je to interní logický analyzátor?
Jedná se o logický analyzátor zabudovaný uvnitř zařízení, jako je FPGA. Zachycuje vnitřní signály, které nelze zvenčí zkoumat.
Jak velké mohou být soubory logického analyzátoru?
Zachycené soubory mohou dosáhnout stovek megabajtů, pokud je použito mnoho kanálů a vysoké vzorkovací frekvence.
Může logický analyzátor zapisovat nepřetržitě po dlouhé období?
Ano. Některé modely podporují streamovací režim, který posílá data do počítače pro dlouhodobé nahrávání.
Jak logický analyzátor zvládá různé úrovně napětí?
Kanály musí odpovídat napětí signálu. Pokud ne, jsou potřeba úrovňové posuvníky nebo adaptéry, aby se zabránilo poškození.
Do jakých formátů lze exportovat data z logického analyzátoru?
Běžné formáty zahrnují CSV pro surová data, VCD pro prohlížeče vlnových průběhů a projekty od dodavatelů pro uložená nastavení a dekódování.