NAND hradla patří mezi nejpoužívanější stavební kameny digitální elektroniky, napájející vše od jednoduchých logických obvodů až po pokročilé procesory a paměťové systémy. Jako univerzální hradlo může NAND hradlo znovu vytvořit jakoukoli jinou logickou funkci, což z něj činí základ pro návrh obvodů, optimalizaci a polovodičovou architekturu. Tento článek vysvětluje, jak NAND brány fungují, jejich typy, aplikace a praktické implementace.
Co je to brána NAND?
Operace NOT-AND provádí NAND hradlo. Výstup LOW (0) produkuje pouze tehdy, když jsou všechny vstupy VYSOKÉ (1). Ve všech ostatních vstupních případech zůstává výstup VYSOKÝ (1). Protože samotná NAND hradla mohou vytvářet AND, OR, NOT, XOR a složitější obvody, jsou klasifikována jako univerzální logická hradla.
Booleovský výraz
Pro dva vstupy A a B je výstup X:
X = (A · B)′
To znamená, že výstup je invertovaný výsledek AND hradla.
Jak funguje brána NAND?
NAND hradlo kontroluje stav svých vstupů a udržuje výstup VYSOKO, pokud všechny vstupy nepřejdou na VYSOKÉ současně. Teprve když jsou všechny vstupy na logice 1, hradlo přepne výstup na NÍZKÝ. Toto chování činí NAND hradly přirozeně vhodnými pro fail-safe a aktivní nízké podmínky, kde výstup LOW představuje ověřenou nebo spuštěnou událost. Protože výstup zůstává VYSOKÝ vždy, když je vstup NÍZKÝ, hradlo pomáhá zabránit náhodné aktivaci a zlepšuje odolnost vůči šumu. Díky tomu jsou NAND hradla užitečná v obvodech, které vyžadují potvrzení více signálů před povolením nízkoúrovňové odezvy.
Symbol NAND brány, pravdivostní tabulka a časovací diagram
Symbol
Pravdivostní tabulka (2-vstupní NAND)
| A | B | Výstup |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Vysvětlení časového diagramu
Časový diagram pro NAND hradlo ilustruje, jak výstup reaguje na změny vstupních signálů v čase. Ukazuje to, že výstup zůstává VYSOKÝ, dokud všechny vstupy nepřejdou na VYSOKÉ, v tu chvíli se výstup po krátkém zpoždění šíření přepne na NÍZKÝ. Toto zpoždění se liší podle toho, zda se výstup pohybuje z VYSOKÉHO na NÍZKÉ nebo z NÍZKÉHO na VYSOKÉ, což je reprezentováno tpHL a tpLH. Celkově diagram zdůrazňuje, že výstup vždy mírně zpožďuje vstupní přechody a výsledný průběh je v reálném čase inverzní vůči logickému součinu A·B.
Typy NAND hradel
NAND hradla jsou v různých vstupních konfiguracích, ale všechny sdílejí stejné základní pravidlo: výstup se stává NÍZKÝM pouze tehdy, když jsou všechny vstupy VYSOKÉ. Rozdíl mezi jednotlivými typy spočívá v tom, kolik signálů dokážou vyhodnotit najednou a v složitosti logiky, kterou pomáhají zjednodušit.
2vstupní NAND hradlo
Nejběžnější verzí je dvouvstupová NAND brána, která přijímá dva vstupy a produkuje jeden výstup. Jeho jednoduchost z něj činí ideální pro stavbu základních logických funkcí, kaskádových stupňů a tvoří jádro mnoha malých až středně velkých digitálních návrhů.
3-vstupní NAND hradlo
Třívstupní NAND hradlo vyhodnocuje tři vstupní signály, což umožňuje kombinovat více řídicích podmínek bez přidání dalších hradel. To snižuje počet komponent a je užitečné v obvodech, kde je nutné sledovat více aktivačních nebo blokujících signálů současně.
Vícevstupní (n-vstupní) NAND hradlo
Vícevstupní NAND hradla mohou zpracovávat mnoho signálů najednou, což je činí efektivními pro dekodéry, adresní logiku a vysoce hustotní digitální funkce. Jejich výstup zůstává VYSOKÝ, pokud každý vstup není VYSOKÝ, což umožňuje kompaktní zpracování složitých podmínek. Pro udržení předvídatelného chování by měly být nevyužité vstupy vázány na logickou HIGH.
Provoz NAND hradla na úrovni tranzistoru
Základní NAND hradlo lze realizovat pomocí dvou NPN tranzistorů zapojených sériově na pull-down cestě. Tato konfigurace přímo odráží chování pravdivosti NAND, kdy výstup klesá na LOW pouze tehdy, když jsou všechny vstupy VYSOKÉ.
V tomto návrhu každý vstup pohání bázi NPN tranzistoru. Kolektory jsou navázány na výstupní uzel, který je vytahován rezistorem (nebo aktivní zátěží). Emitory jsou zapojeny sériově k zemi. Aby výstup byl NÍZKÝ, musí být oba tranzistory zapnuté, což umožňuje tok proudu z výstupního uzlu do země. Pokud některý tranzistor zůstává VYPNUTÝ, cesta pro pull-down je neúplná, takže výstup zůstává VYSOKÝ přes pull-up rezistor.
V podstatě se sériově zapojené tranzistory chovají jako AND hradlo v pull-down síti a pull-up rezistor zajišťuje inverzi, což vede k celkové NAND fungování.
Vstupní případy a chování tranzistorů
| A | B | Tranzistorový stav | Výstup |
|---|---|---|---|
| 0 | 0 | Oba tranzistory VYPNUTÉ | 1 |
| 0 | 1 | Tranzistor A VYPNUT, B ZAPNUT | 1 |
| 1 | 0 | Tranzistor A ZAPNUTO, B VYPNUTO | 1 |
| 1 | 1 | Oba tranzistory ZAPNUTÉ | 0 |
Když jsou oba vstupy VYSOKÉ, tranzistory se nasytí a vytvoří úplnou cestu k zemi, čímž se výstup sníží na NÍZKÝ ÚSEK. V ostatních případech zůstává výstup VYSOKÝ.
Aplikace NAND bran
• Konstrukce univerzální logiky: NAND hradla jsou základem digitální logiky, protože jakákoli jiná hradla, AND, OR, NOT, XOR, XNOR a dokonce i složité kombinační obvody, mohou být postavena pouze pomocí NAND. To činí NAND preferovaným stavebním prvkem v návrhu integrovaných obvodů a minimalizaci logiky.
• Logické bloky procesoru: Moderní procesory a mikrokontroléry používají logiku založenou na NAND v aritmetických a řídicích obvodech. ALU, dekodéry instrukcí a různé registrační fáze často spoléhají na NAND struktury díky své rychlosti, malému počtu tranzistorů a snadné integraci do rodin CMOS logiky.
• Paměťové buňky: Mnoho paměťových architektur spoléhá na chování NAND hradel pro ukládání a udržování logických stavů. SRAM a DRAM buňky používají NAND-ové latch struktury pro stabilní ukládání dat, zatímco klopné obvody v sekvenčních obvodech používají křížově propojené NAND brány k vytváření bistabilních paměťových prvků.
• Směrovací obvody dat: Digitální systémy používají logiku odvozenou z NAND k implementaci směrovacích a výběrových obvodů, jako jsou enkodéry, dekodéry, multiplexery a demultiplexery. Tyto obvody řídí tok dat, výběr signálu a dekódování adres napříč sběrnicemi a subsystémy.
• Kondicionování a řízení signálů: NAND hradla se používají k tvarování a správě signálů, plní úkoly jako inverze, bránění (umožňování nebo blokování signálů), zajišťování a jednoduché generování nebo tvarování pulzů. Jejich rychlé přepínací vlastnosti je činí ideálními pro časování, synchronizaci a čištění logiky.
Výhody a nevýhody NAND hradel
Výhody
• Univerzální funkčnost hradl: Jeden typ hradla může implementovat jakoukoli digitální logickou funkci, což zjednodušuje návrh obvodů a výukové prostředí.
• Snižuje rozmanitost komponent: Použití převážně NAND hradel minimalizuje počet různých integrovaných obvodů nebo typů hradel potřebných jak v prototypech, tak v produkčních systémech.
• Optimalizováno pro CMOS: NAND struktury používají méně tranzistorů než mnoho ekvivalentních logických funkcí, což vede k nižší statické spotřebě energie a vysoké efektivitě spínání.
• Implementace kompaktní logiky: Složité digitální bloky, jako jsou západky, dekodéry a aritmetické obvody, lze často realizovat s menším počtem tranzistorů, pokud jsou založeny na NAND logice.
Nevýhody
• Může být potřeba více logických úrovní: Při konstrukci celých obvodů výhradně z NAND hradel jsou někdy potřeba další hradlové stupně pro replikaci jednodušších funkcí jako OR nebo XOR. To zvyšuje složitost návrhu.
• Vyšší zpoždění šíření v převedených konstrukcích: Další vrstvy převodů NAND na jiné hradla přinášejí další zpoždění šíření, která mohou mírně ovlivnit časovací výkon ve vysokorychlostních systémech.
• Potenciálně větší plocha desky (diskrétní forma): Pokud je logika pouze NAND implementována pomocí více samostatných IC balíčků místo integrovaných řešení, může obvod zabírat více místa na PCB a vyžadovat více úsilí při směrování.
CMOS NAND brána
CMOS NAND hradlo využívá doplňkové tranzistorové sítě PMOS a NMOS pro dosažení nízké spotřeby energie a silného přepínání. Toto uspořádání zajišťuje, že výstup zůstává VYSOKÝ pro většinu kombinací vstupů a jde na NÍZKÝ pouze tehdy, když jsou všechny vstupy VYSOKÉ.
Struktura 8.1 CMOS
• Pull-Up Network (PUN): Dva PMOS tranzistory jsou propojeny paralelně. Pokud je nějaký vstup NÍZKÝ, alespoň jeden PMOS se zapne a výstup se vytáhne na MAXIMUM.
• Pull-Down Network (PDN): Dva NMOS tranzistory jsou zapojeny do série. PDN vede pouze tehdy, když jsou oba vstupy VYSOKÉ, což snižuje výstup na NÍZKÝ VÝKON.
Toto komplementární chování zajišťuje správnou NAND logiku při vynikající energetické účinnosti a odolnosti vůči šumu.
• PMOS tranzistory se zapnou, když vstup = 0, což poskytuje silnou cestu pro pull-up.
• NMOS tranzistory se zapnou, když vstup = 1, což poskytuje silnou cestu pro stažení dolů.
Uspořádáním PMOS paralelně a NMOS v sérii obvod přirozeně vykonává NAND logickou funkci.
CMOS NAND operační tabulka
| A | B | PMOS akce | NMOS akce | Výstup |
|---|---|---|---|---|
| 0 | 0 | ZAPNUTO – ZAPNUTO | VYPNUTO – VYPNUTO | 1 |
| 0 | 1 | ZAPNUTO – VYPNUTO | VYPNUTO – ZAPNUTO | 1 |
| 1 | 0 | VYPNUTO – ZAPNUTO | ZAPNUTO – VYPNUTO | 1 |
| 1 | 1 | VYPNUTO – VYPNUTO | ZAPNUTO – ZAPNUTO | 0 |
Tato tabulka ukazuje, že výstup zůstává VYSOKÝ, pokud oba NMOS tranzistory nevedou současně, přesně odpovídají NAND logice.
IC s NAND hradlem
Níže je rozšířená srovnávací tabulka IC pro SEO a praktickou užitečnost.
| IC číslo | Logická rodina | Popis | Rozsah napětí | Zpoždění šíření | Poznámky |
|---|---|---|---|---|---|
| 7400 | TTL | Čtyřnásobný 2vstupní NAND | 5V | \~10ns | Standardní TTL logika |
| 74HC00 | CMOS | Vysokorychlostní, nízkovýkonový | 2–6V | \~8ns | Ideální pro moderní systémy 5V/3,3V |
| 74LS00 | TTL-Schottky | Rychlejší než TTL | 5V | \~9ns | Nižší výkon než standardní TTL |
| 74HCT00 | CMOS (vstup na úrovni TTL) | Kompatibilní s 5V mikrojednotkami | 4,5–5,5V | \~10ns | Použití na deskách mikrokontrolérů |
| 4011 | CMOS | Široký rozsah zásob | 3–15V | \~50ns | Dobré pro analogové/digitální smíšené obvody |
| 74LVC00 | Moderní CMOS | Ultra-rychlé, nízkonapěťové | 1,65–3,6V | \~3ns | Používá se v rychlých logických rozhraních |
Stavba dalších logických hradel pouze pomocí NAND hradel
Protože NAND hradlo je univerzální hradlo, můžete všechny základní logické funkce znovu vytvořit pouze pomocí NAND hradel. To je zvláště užitečné při návrhu integrovaných obvodů, zjednodušení logiky a budování vlastních kombinačních bloků.
NOT hradlo (invertor)
NAND hradlo může fungovat jako NOT hradlo jednoduše tím, že oba své vstupy připojí ke stejnému signálu. Když jsou oba vstupy propojené, hradlo vyhodnocuje tuto jedinou hodnotu, jako by byla aplikována dvakrát. Když je vstup HIGH, hradlo vidí (1,1) a výstup je LOW; když je vstup NÍZKÝ, hradlo vidí (0,0) a výstup VYSÍLÁ. Tato konfigurace vytváří logickou inverzi původního signálu, což umožňuje provozovat jedno NAND hradlo jako kompaktní a spolehlivý měnič.
AND brána
AND hradlo lze vytvořit pouze pomocí dvou NAND hradel. Nejprve vstupy procházejí do NAND hradla, čímž vzniká invertovaný výstup AND (A· B)’. Tento výsledek je pak směrován do druhého NAND hradla s propojenými vstupy, což způsobí opětovné invertování signálu. Druhá inverze ruší první, čímž vzniká pravá funkce AND, A·B. Toto dvoustupňové uspořádání umožňuje pouze NAND-designu replikovat standardní logiku AND.
Brána 10.3 OR
Brána založená na NAND se konstruuje tak, že se každý vstup nejprve invertuje pomocí dvou samostatných NAND hradel, přičemž každé hradlo přijímá stejný vstup na obou pinech. To produkuje NE A a NE B. Tyto invertované signály jsou pak přivedeny do třetího NAND hradla, které podle De Morganova zákona vydává ekvivalent A NEBO B. Kombinací těchto tří NAND hradel se konečný signál chová přesně jako standardní OR funkce.
XOR / XNOR brána
Implementace XOR hradel pouze s NAND hradly obvykle vyžaduje čtyři nebo více fází, v závislosti na zvoleném návrhu a úrovni optimalizace. Pro získání funkce XNOR se použije další NAND hradlo k invertování výstupu XOR, čímž vznikne operace logické ekvivalence. Funkce XOR i XNOR potřebné v digitálních systémech, objevující se v polovičních a plných sčítačích, obvodech pro generování parity a kontrolu, komparátorech rovnosti a různých aritmetických a signálových aplikacích, kde je vyžadováno přesné porovnání bitové úrovně.
Příklady obvodů používajících NAND hradla
NAND hradla nejsou omezena pouze na teoretickou logiku, objevují se v mnoha praktických obvodech používaných pro řízení, časování, paměť a generování signálu. Níže jsou uvedeny některé běžně používané skutečné příklady.
Řídicí obvod 11.1 LED
NAND hradlo může ovládat LED tak, aby zůstalo ZAPNUTÉ pro všechny kombinace vstupů kromě případů, kdy jsou všechny vstupy VYSOKÉ. To jej činí užitečnou pro upozornění, signály připravenosti systému nebo výkonu, a jednoduché monitorování stavu, kde by jakýkoli NÍZKÝ vstup měl vyvolat viditelnou reakci.
SR západka
Dvě křížově propojené NAND hradla tvoří SR (Set–Reset) západku schopnou uložit jeden bit. Obvod udržuje svůj výstupní stav, dokud vstupy nevyžadují změnu, čímž poskytuje základní stavební blok pro klopné obvody, buffery, registry a SRAM buňky používané v digitálních systémech.
Oscilátor založený na NAND
NAND hradlo spárované s RC časovací sítí může generovat spojité obdélníkové oscilace. Přivedením části výstupu zpět do jednoho ze vstupů hradla kondenzátor nabíjí a vybíjí v smyčce, čímž vytváří hodinové pulzy pro čítače, mikrokontroléry, LED blinkry, tónové generátory a další časovací obvody.
Závěr
NAND hradla zůstávají jednou z nejvšestrannějších a nejvýkonnějších součástí návrhu digitální logiky. Jejich univerzální funkčnost, efektivní struktura tranzistorů a široké využití v CPU, paměti a řídicích obvodech je činí nepostradatelnými v moderní elektronice. Pochopení fungování NAND hradel od tranzistorových až po složité systémy vám umožní navrhovat chytřejší, rychlejší a spolehlivější digitální systémy.
Často kladené otázky [FAQ]
Jaký je rozdíl mezi logikou NAND a logikou NOR?
NAND i NOR jsou oba univerzální hradla, ale NAND vydává NÍZKO pouze tehdy, když jsou všechny vstupy VYSOKÉ, zatímco NOR vydává VYSOKÉ pouze tehdy, když jsou všechny vstupy NÍZKÉ. NAND je obecně rychlejší a efektivnější v CMOS, což jej činí běžnějším využitím v moderních integrovaných obvodech.
Proč jsou NAND hradla preferována v návrhu digitálních integrovaných obvodů?
NAND hradla používají méně tranzistorů, rychle přepínají a v CMOS spotřebovávají velmi málo statického výkonu. To je činí ideálními pro hustou, vysoce výkonnou logiku, jako jsou procesory, paměťová pole a programovatelná logická zařízení.
Jak se NAND hradla chovají s nevyužitými vstupy?
Nevyužité NAND vstupy by měly být vázány na logickou HIGH. To zabraňuje plovoucím uzlům, zachycení šumu a nepředvídatelným výstupům, což zajišťuje stabilní a konzistentní logické chování v digitálních obvodech.
Lze NAND hradlo použít jako jednoduchý měnič?
Ano. Připojením obou vstupů NAND hradla ke stejnému signálu vydává hradlo logickou inverzi vstupu. To umožňuje jedné NAND bráně fungovat jako spolehlivé NOT hradlo.
Co se stane, když se vstup NAND hradla mění pomalu místo čistého přepínání?
Pomalé nebo hlučné vstupní přechody mohou způsobit nechtěné výstupní chyby nebo více přepínání. Aby tomu zabránili, návrháři často používají Schmittovy spouštěcí vstupy nebo vyrovnávací stupně k vyčištění a ostření vstupního signálu ještě před dosažením NAND hradla.